摩爾定律被終結(jié)？是挑戰(zhàn)也是機(jī)遇

2017-11-03 14:03:35·  來(lái)源：恩艾NI知道
　
英特爾聯(lián)合創(chuàng)始人戈登 摩爾（Gordon Moore）提出了一個(gè)著名的定律：半導(dǎo)體的晶體管數(shù)量一開(kāi)始將每12個(gè)月翻一番，之后將每 24個(gè)月翻一番。盡管有一些微小的偏差，但半導(dǎo)體處理技術(shù)的發(fā)展數(shù)十年來(lái)一直遵循這一定律。這種“無(wú)限制”的體積縮?。╯caling）可允許復(fù)用類(lèi)似的架構(gòu)設(shè)計(jì)，為半導(dǎo)體技術(shù)的發(fā)展提供更低的成本、更低的功耗以及更快的處理速度。而這種“無(wú)限制”的體積縮小的終結(jié)是否意味著計(jì)算技術(shù)的進(jìn)步即將走到盡頭？ 最近，關(guān)于摩爾定律消亡的言論很多，這個(gè)經(jīng)過(guò)50多年驗(yàn)證的定律再次面臨挑戰(zhàn)。
英特爾聯(lián)合創(chuàng)始人戈登 摩爾（Gordon Moore）提出了一個(gè)著名的定律：半導(dǎo)體的晶體管數(shù)量一開(kāi)始將每12個(gè)月翻一番，之后將每 24個(gè)月翻一番。盡管有一些微小的偏差，但半導(dǎo)體處理技術(shù)的發(fā)展數(shù)十年來(lái)一直遵循這一定律。這種“無(wú)限制”的體積縮小（scaling）可允許復(fù)用類(lèi)似的架構(gòu)設(shè)計(jì)，為半導(dǎo)體技術(shù)的發(fā)展提供更低的成本、更低的功耗以及更快的處理速度。而這種“無(wú)限制”的體積縮小的終結(jié)是否意味著計(jì)算技術(shù)的進(jìn)步即將走到盡頭？ 最近，關(guān)于摩爾定律消亡的言論很多，這個(gè)經(jīng)過(guò)50多年驗(yàn)證的定律再次面臨挑戰(zhàn)。
 
盡管這一威脅嚴(yán)重到足以讓DARPA增加資金投入到后摩爾定律世界的研究，但科學(xué)家和工程師一直以來(lái)都在不斷地克服縮小體積芯片過(guò)程中的障礙，而純粹針對(duì)半導(dǎo)體芯片體積縮小的一些創(chuàng)新替代方案，則描繪了一個(gè)明朗有趣的未來(lái)。
 
NI站在測(cè)試測(cè)量源頭 對(duì)待半導(dǎo)體行業(yè)的“未來(lái)之路”仍有自己的見(jiàn)解
 
none="shifuMouseDownCard('shifu_c_040')">
正如Microsoft Research企業(yè)副總裁Peter Lee博士所說(shuō)，“摩爾定律的終結(jié)可能是一個(gè)轉(zhuǎn)折點(diǎn)。 這將充滿挑戰(zhàn) ， 但同時(shí)也是一個(gè)機(jī)會(huì)，可以探索不同的方向，并真正打破這一定律。”
 
《NI Trend Watch 2018》認(rèn)為現(xiàn)在還請(qǐng)不要對(duì)半導(dǎo)體和電子市場(chǎng)的前景悲觀失望
 
Number1打破摩爾定律的歷史
 
從摩爾定律的角度是看在芯片上的三極管數(shù)量（也就是更小的體積上存在更多的三極管數(shù)量），但是對(duì)于半導(dǎo)體行業(yè)來(lái)說(shuō)這些并不意味著所有半導(dǎo)體瞄準(zhǔn)的方向，包括更高速的處理速度和更低的功耗，都是半導(dǎo)體技術(shù)提升帶來(lái)的好處。人們對(duì)半導(dǎo)體技術(shù)提升帶來(lái)的好處的預(yù)期數(shù)十年來(lái)一直在變成現(xiàn)實(shí)，但這些好處將不再容易實(shí)現(xiàn)或預(yù)期。
 
處理器的冷卻問(wèn)題阻礙了處理器頻率技術(shù)的指數(shù)級(jí)上升，但這種明顯的“障礙”激發(fā)了大量創(chuàng)新，促進(jìn)了多核處理器的普及。 雖然核心頻率的增長(zhǎng)受到限制，但由于多核技術(shù)的發(fā)展，結(jié)合可加快圖形、游戲和視頻播放速度的專(zhuān)用矢量處理單元，PC系統(tǒng)性能仍不斷提升。但這些新技術(shù)給開(kāi)發(fā)軟件模型最好地利用這些新的處理塊帶了新的挑戰(zhàn)。
 
隨著處理架構(gòu)的變化，高速晶體管的應(yīng)用不再僅限于CPU，也應(yīng)用到I/O子系統(tǒng)中，為處理器提供更高網(wǎng)絡(luò)、攝像頭和數(shù)據(jù)采集帶寬。 高速信號(hào)處理在無(wú)線和有線標(biāo)準(zhǔn)中的應(yīng)用使得I/O帶寬的增長(zhǎng)速度已經(jīng)超過(guò)了純粹的晶體管體積縮小速度。
 
Number2利用第三維度（3D-IC和SiP）

隨著芯片設(shè)計(jì)方面的不斷突破，以前對(duì)摩爾定律終結(jié)的預(yù)測(cè)已經(jīng)變成現(xiàn)實(shí)。目前的技術(shù)正在通過(guò)堆疊芯片和晶體管來(lái)更充分地利用第三維度，這將進(jìn)一步增加晶體管的密度，但也可能帶來(lái)新的設(shè)計(jì)和測(cè)試問(wèn)題。
 
例如，晶體管體積越小，成本越高，這要求新的芯片能夠結(jié)合更多的系統(tǒng)功能來(lái)匹配更高的價(jià)格。這種先進(jìn)的“片上系統(tǒng)(SoC)”方法表現(xiàn)在FPGA從簡(jiǎn)單的邏輯門(mén)陣列演變成高性能I/O和處理系統(tǒng)，將處理器、DSP、存儲(chǔ)器和數(shù)據(jù)接口組合到單個(gè)芯片中。許多擴(kuò)大芯片密度的新選擇從第三維度來(lái)考慮，即如何設(shè)計(jì)晶體管以及如何使用3D-IC技術(shù)將現(xiàn)有芯片組合到一個(gè)封裝中。
 
雖然片上系統(tǒng)在設(shè)計(jì)和測(cè)試方面更為復(fù)雜，但它們的設(shè)計(jì)目的是通過(guò)高集成度來(lái)降低終端設(shè)計(jì)的成本。即便有這些好處，但芯片堆疊會(huì)帶來(lái)新的復(fù)雜性，進(jìn)而帶來(lái)新的挑戰(zhàn)。隨著越來(lái)越多的系統(tǒng)開(kāi)始從第三維度考慮體積縮小，調(diào)試和測(cè)試挑戰(zhàn)將變得更加明顯，更多的芯片空間將被用于提供集成的調(diào)試和測(cè)試功能。
 
Number3新的計(jì)算架構(gòu)

歷史表明，以往在縮小芯片體積時(shí)遇到的各種問(wèn)題激勵(lì)工程師進(jìn)行創(chuàng)新，通過(guò)改進(jìn)架構(gòu)來(lái)更好地利用硅技術(shù)。 最新的各種挑戰(zhàn)開(kāi)創(chuàng)了需求導(dǎo)向的計(jì)算時(shí)代，即通過(guò)將多個(gè)不同類(lèi)型的獨(dú)特計(jì)算架構(gòu)相結(jié)合來(lái)解決問(wèn)題。 
 


計(jì)算性能結(jié)構(gòu)圖
 
這種趨勢(shì)越來(lái)越廣泛地應(yīng)用于圖像處理器GPU，并與通用CPU相輔相成，但是隨著FPGA、向量處理器甚至針對(duì)特定應(yīng)用的計(jì)算塊促進(jìn)專(zhuān)用計(jì)算技術(shù)加速發(fā)展，該技術(shù)也在更快速地?cái)U(kuò)張。這些加速的技術(shù)，如機(jī)器學(xué)習(xí)技術(shù)，將成為未來(lái)片上系統(tǒng)的標(biāo)準(zhǔn)組成模塊。
 
能夠幫助用戶使用上層描述語(yǔ)言進(jìn)行設(shè)計(jì)并部署到各種處理引擎以提高處理速度的軟件工具和框架，是利用這些混合處理架構(gòu)的關(guān)鍵。隨著異構(gòu)計(jì)算成為縮小芯片體積的的選擇，最初研發(fā)多核芯片以利用并行性的場(chǎng)景將重演。盡管摩爾定律的適用性再次受到威脅，但機(jī)器學(xué)習(xí)和自主駕駛等市場(chǎng)需求將持續(xù)擴(kuò)展處理能力和I/O帶寬，為推動(dòng)架構(gòu)創(chuàng)新提供新的機(jī)遇。